DIALOG(R)File 352:Derwent WPI

(c) 2004 Thomson Derwent. All rts. reserv.

009604862 **Image available**

WPI Acc No: 1993-298410/199338

XRPX Acc No: N93-230012

IC formed by pulse laser irradiation process - is constructed by element integration groups smaller than on pulse irradiation area of pulse laser NoAbstract

Patent Assignee: NEC CORP (NIDE)

Number of Countries: 001 Number of Patents: 002

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 5211167 A 19930820 JP 91315863 A 19911129 199338 B

JP 3163693 B2 20010508 JP 91315863 A 19911129 200128

Priority Applications (No Type Date): JP 91315863 A 19911129

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 5211167 A 3 H01L-021/336

JP 3163693 B2 3 H01L-029/786 Previous Publ. patent JP 5211167

Abstract (Basic): JP 5211167 A

Dwg.1/2

Title Terms: IC; FORMING; PULSE; LASER; IRRADIATE; PROCESS; CONSTRUCTION; ELEMENT; INTEGRATE; GROUP; SMALLER; PULSE; IRRADIATE; AREA; PULSE; LASER;

NOABSTRACT

Derwent Class: P81; U11; U14

International Patent Class (Main): H01L-021/336; H01L-029/786

International Patent Class (Additional): G02F-001/136; G02F-001/1368;

H01L-021/20; H01L-029/784

File Segment: EPI; EngPI

DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

04219467 **Image available**

INTEGRATED CIRCUIT

PUB. NO.: 05-211167 [**JP 5211167** A]

PUBLISHED: August 20, 1993 (19930820)

INVENTOR(s): TANABE HIROSHI

ASADA HIDEKI

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 03-315863 [JP 91315863]

FILED: November 29, 1991 (19911129)

INTL CLASS: [5] H01L-021/336; H01L-029/784; G02F-001/136; H01L-021/20;

H01L-021/268

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 29.2 (PRECISION

INSTRUMENTS -- Optical Equipment)

JAPIO KEYWORD:R002 (LASERS)

JOURNAL: Section: E, Section No. 1468, Vol. 17, No. 649, Pg. 24,

December 02, 1993 (19931202)

ABSTRACT

PURPOSE: To enable the deterioration in a partial element in a circuit to be avoided by a method wherein the title integrated circuit comprising semiconductor elements formed by irradiating step with pulse laser is composed of the element integrated group smaller than the one pulse irradiation range of the pulse laser.

CONSTITUTION: The element integrated groups (3.7.3.7mm) comprising 50 bits of scanning circuit one bit cells 101 are formed to be arranged in 8 sets in series for constituting 400 bit shift register to be arranged at the intervals of 1.0mm. The poly-Si layers comprising the active layer of the thin film transistors to be the elements are excimer laser annealed in the irradiation beam size of 5X5mm. This layer has the periphery 103 of the irradiating part in width of about 0.3mm to be made more eneven than that in the inner part 102. However, since the semiconductor elements are arranged only in the register having the even characteristics, the characteristics of respective thin film transistors are made even so that the shift register may be formed without developing the partial element defects.

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平5-211167

(43)公開日 平成5年(1993)8月20日


(51) Int. C1. ⁵ H01L 21/336 29/784	識別記号		FI			
G02F 1/136 H01L 21/20		9018-2K 9171-4M 9056-4M	H01L 29/78 審査請求 未請求			最終頁に続く
(21)出願番号	特願平3-315863		(71)出願人	日本電気株式会		
(22) 出願日	平成3年(1991)11月29日		(72)発明者	東京都港区芝五丁目7番1号 田邊 浩 東京都港区芝五丁目7番1号日本電気株式 会社内		
·			(72)発明者	浅田 秀樹 東京都港区芝五 会社内	丁目7番1号	号日本電気株式
			(74)代理人	弁理士 京本 [直樹 (外 2	2名)

(54) 【発明の名称】集積回路

(57)【要約】

【目的】パルスレーザの照射により形成される素子の不均一化を防ぎ、大面積なデバイスにおける構成素子の均一性の向上、デバイス動作を安定化をはかる。

【構成】パルスレーザの照射工程を経て形成される集積 回路を、1照射範囲よりも小さなプロックに分けて配置 することで、レーザ照射周辺部に素子が配置されないよ うにする。



1

【特許請求の範囲】

【請求項1】 パルスレーザの照射工程を経て形成される半導体素子からなる集積回路において、前記パルスレーザの1パルス照射範囲よりも小さい素子集積群から構成されることを特徴とする集積回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体集積回路に関する ものであり、とくに液晶ディスプレイ、イメージセンサ 等に応用可能な薄膜トランジスタを用いた半導体集積回 10 路に関する。

[0002]

【従来の技術】液晶ディスプレイ(CLD)用周辺駆動 回路などの高速動作を必用とする薄膜集積回路への応用を目的として、多結晶Si薄膜トランジスタの開発が進められている。なかでもXeClエキシマレーザなどの 紫外パルスレーザによるレーザアニール工程を経て形成された薄膜トランジスタは、ソーダライムガラスなどの 低融点基板上に作製できる方法の一つである。数十nsec程度の超短パルスレーザであるため、薄膜表面のみ 20 の溶融再結晶化を可能とし、基板への熱的な影響を小さく抑えることができるからである。

【0003】ところで、LCD用周辺駆動回路などの長尺デバイスを形成するためには、LSI等に比べ広範囲における均一性が要求される。したがって、レーザヒームは一般に強度分布のないものが用いられ、広範囲にわたって均一な薄膜を得るためにはビームの走査が行われている。例えば、図2に示すように各パルスビームが重畳するように矢印(204)の方向に走査されている。

[0004]

【発明が解決しようとする課題】とこれが、上述のようなレーザアニール法においては、被照射部(203)の周辺部(202)において、内部(201)に比較して均一性が低下するという問題が生じている。被照射内部に比べ、周辺部においては非被照射部との境界を形成するため照射時の熱の放射が異なり、形成される半導体薄膜の微細構造が不均一になるためである。したがって、パルスレーザを重畳しながら走査し、長尺、もしくは大面積の集積回路を形成する場合、被照射周辺部における素子の特性が著しく劣化し、集積回路全体の特性を低下 40させるという問題があった。

[0005]

【課題を解決するための手段】パルスレーザの照射工程を経て形成される半導体素子からなる集積回路において、前記パルスレーザの1パルス照射範囲よりも小さい素子集積群から構成されることを特徴とする集積回路。

[0006]

【作用】本発明によれば、形成されるべき半導体集積回路が、1レーザパルス照射範囲に比べ長尺または大面積にわたって回路を有する場合においても、被照射周辺部 50

にあたる位置に前記集積回路を構成すべき半導体素子が 存在しないため、回路内の部分的な素子の劣化を防ぐこ とが可能となる。

[0007]

【実施例】本発明の実施例について以下に記す。図1は 400ビットシフトルジスタの配置概略図である。走査 回路1ビットセル(101)が50ビットずつ素子集積 群(3.7×3.7mm)を形成し、上記素子集積群が 8組直列に並ぶことによって400ビットのシフトレジ スタが構成されている。この時各素子集積郡は1.0m mの間隔を保って配置されている。レーザ照射にはXe C1エキシマレーザを用いており、照射ビームサイズ5 ×5mm、エネルギー密度300mj/cm²、照射回 数10shot/placeである。この条件で、素子 となる薄膜トランジスタの活性層を構成するpoly-Si層のエキサマレーザアニールを行った。このpol y-Si層は、被照射部(104)の周辺部(103) が約0.3mmの幅を持って内部(102)に比較して 不均一になる。しかし、本実施例においては均一な特性 が得られる領域のみに半導体素子配置しているため、得 られる各薄膜トランジスタの特性が一定となり、部分的 な素子欠陥を形成することなくシフトレジスタの形成が 行われた。

【0008】本実施例においては上述のようなレーザピームを用いたため、被照射周辺部に広範囲にわたって不均一部を形成しているが、レーザの特性を選択することによって付近一部の割合を削減し、素子の配置に余裕度をもたせることも可能である。また、もちろん形成されるべき集積回路に比べ大きな1照射範囲を有するレーザを用いれば、1素子集積群が1集積回路に相当することはいうまでもない。

[0009]

【発明の効果】本発明により、集積回路を形成する各半 導体素子を均一に形成することが可能になり、形成され る集積回路の動作性能の均一化、スループットの向上、 信頼性の向上が実現されるという効果を有する。

【図面の簡単な説明】

【図1】本発明の実施例の集積回路の配置図。

【図2】従来のレーザ照射方法。

【符号の説明】

101 走査回路1ビットセル

102 レーザ照射によって均一なpoly-Siが 形成される部分(内部)

103 内部に比較して不均一なpoly-Siが形成される部分(周辺部)

104 レーザの照射範囲


201 レーザ照射によって均一なpoly-Siが 形成される部分(内部)

202 内部に比較して不均一なpoly-Siが形成される部分(周辺部)

204 レーザ走査方向

【図1】

【図2】



フロントページの続き

(51) Int. Cl. 5 H O 1 L 21/268

識別記号 庁内整理番号 FI Z 8617 - 4M

技術表示箇所